Đề thi, bài tập trắc nghiệm online Kiến trúc máy tính – Đề 15

Đề 15 - Bài tập, đề thi trắc nghiệm online Kiến trúc máy tính

1. Hiện tượng nào xảy ra khi một lệnh trong pipeline cần kết quả từ một lệnh trước đó chưa hoàn thành?
2. Ưu điểm của việc sử dụng bộ nhớ ảo (Virtual Memory) là gì?
3. Trong bộ nhớ cache, chính sách thay thế nào chọn khối được sử dụng ít nhất trong khoảng thời gian gần đây nhất để thay thế khi cache đầy?
4. Page fault xảy ra khi nào trong hệ thống bộ nhớ ảo?
5. Thành phần nào của CPU thực hiện các phép toán số học và logic?
6. Đâu là ví dụ về thiết bị sử dụng Programmed I∕O?
7. Write-through và Write-back là các chính sách gì trong bộ nhớ cache?
8. Mục đích chính của Instruction Set Architecture (ISA) là gì?
9. Ưu điểm chính của kiến trúc Harvard so với Von Neumann là gì?
10. Ưu điểm chính của việc sử dụng bộ nhớ cache là gì?
11. Đâu là nhược điểm chính của kiến trúc CISC (Complex Instruction Set Computing) so với RISC (Reduced Instruction Set Computing)?
12. Bus địa chỉ (Address Bus) trong hệ thống máy tính có chức năng gì?
13. Chế độ địa chỉ (Addressing Mode) Absolute (Direct) có nghĩa là gì?
14. Register là gì trong kiến trúc máy tính?
15. Phương thức truy cập I∕O nào yêu cầu CPU liên tục kiểm tra trạng thái của thiết bị I∕O?
16. Phân cấp bộ nhớ (Memory Hierarchy) trong máy tính được tổ chức dựa trên nguyên lý nào?
17. Trong pipeline, kỹ thuật Forwarding (Bypassing) được sử dụng để giảm thiểu nguy cơ nào?
18. Ưu điểm chính của kiến trúc RISC so với CISC là gì?
19. Multicore processor là gì?
20. Khái niệm Instruction Level Parallelism (ILP) đề cập đến điều gì?
21. Trong đánh giá hiệu năng CPU, CPI (Cycles Per Instruction) là gì?
22. Mục đích của Translation Lookaside Buffer (TLB) trong hệ thống bộ nhớ ảo là gì?
23. Một Control Hazard (nguy cơ điều khiển) trong pipeline thường xảy ra khi nào?
24. Kiến trúc Von Neumann có đặc điểm gì?
25. Thuật ngữ 'Locality of Reference′ trong kiến trúc bộ nhớ đề cập đến hiện tượng gì?
26. Structural Hazard (nguy cơ cấu trúc) trong pipeline xảy ra khi nào?
27. Trong kiến trúc pipeline 5 giai đoạn (Fetch, Decode, Execute, Memory, Write-back), giai đoạn nào chịu trách nhiệm đọc dữ liệu từ bộ nhớ hoặc ghi dữ liệu vào bộ nhớ?
28. Độ rộng của bus địa chỉ (Address Bus) xác định điều gì?
29. Vai trò chính của Control Unit (CU) trong CPU là gì?
30. DMA (Direct Memory Access) được sử dụng để làm gì?