1. Khái niệm `Page Fault′ trong hệ thống bộ nhớ ảo xảy ra khi nào?
A. Dữ liệu được yêu cầu không có trong bộ nhớ cache
B. Trang bộ nhớ được yêu cầu không có trong bộ nhớ vật lý
C. Lỗi xảy ra khi ghi dữ liệu vào đĩa cứng
D. CPU cố gắng truy cập một địa chỉ không hợp lệ
2. Cơ chế DMA (Direct Memory Access) được sử dụng để làm gì?
A. Cho phép CPU truy cập trực tiếp vào các thiết bị I∕O
B. Cho phép thiết bị I∕O truyền dữ liệu trực tiếp đến∕từ bộ nhớ chính mà không cần CPU can thiệp
C. Tăng tốc độ thực thi các lệnh số học
D. Quản lý không gian bộ nhớ ảo
3. Kiến trúc máy tính được phân loại theo phân loại của Flynn dựa trên số lượng luồng lệnh và luồng dữ liệu. Hệ thống xử lý song song truyền thống (multi-processor) thường thuộc loại nào?
A. SISD (Single Instruction, Single Data)
B. SIMD (Single Instruction, Multiple Data)
C. MISD (Multiple Instruction, Single Data)
D. MIMD (Multiple Instruction, Multiple Data)
4. Trong kiến trúc máy tính, bus dữ liệu (Data Bus) có chức năng gì?
A. Truyền địa chỉ bộ nhớ hoặc thiết bị ngoại vi
B. Truyền dữ liệu giữa các thành phần hệ thống (CPU, bộ nhớ, I∕O)
C. Truyền tín hiệu điều khiển giữa các thành phần
D. Đồng bộ hóa hoạt động của các thành phần
5. Trong bộ nhớ cache ánh xạ tập hợp (Set-Associative Mapping), một khối dữ liệu từ bộ nhớ chính có thể được nạp vào đâu?
A. Bất kỳ vị trí trống nào trong cache.
B. Một vị trí duy nhất được xác định trước.
C. Bất kỳ vị trí nào trong một tập hợp (set) cụ thể.
D. Chỉ vào các thanh ghi CPU.
6. Khái niệm `tính cục bộ thời gian′ (temporal locality) trong bộ nhớ cache đề cập đến điều gì?
A. Nếu một mục được truy cập, các mục ở gần nó trong không gian địa chỉ có khả năng được truy cập sớm.
B. Nếu một mục được truy cập, nó có khả năng được truy cập lại trong tương lai gần.
C. Dữ liệu được truy cập theo thứ tự tuyến tính.
D. Các lệnh và dữ liệu được lưu trữ ở các vị trí khác nhau.
7. Điều gì xảy ra nếu một lệnh rẽ nhánh (branch instruction) được thực thi trong một pipeline sâu?
A. Pipeline luôn hoạt động bình thường mà không bị ảnh hưởng.
B. Có thể xảy ra Control Hazard, gây chậm trễ do phải dự đoán hoặc chờ kết quả rẽ nhánh.
C. Luôn xảy ra Data Hazard, cần kỹ thuật forwarding để khắc phục.
D. Tăng tốc độ thực thi các lệnh tiếp theo.
8. Nếu một hệ thống sử dụng kỹ thuật `write-back′ cho bộ nhớ cache, điều gì xảy ra khi dữ liệu trong cache bị sửa đổi?
A. Dữ liệu được ghi ngay lập tức vào bộ nhớ chính.
B. Dữ liệu chỉ được ghi vào bộ nhớ chính khi khối cache đó bị thay thế bởi khối khác.
C. Dữ liệu chỉ được ghi vào đĩa cứng.
D. CPU phải dừng hoạt động cho đến khi thao tác ghi hoàn tất.
9. Trong chu kỳ lệnh (Instruction Cycle), giai đoạn nào CPU xác định thao tác cần thực hiện dựa trên mã lệnh?
A. Fetch
B. Decode
C. Execute
D. Write-back
10. Trong các chế độ địa chỉ, chế độ nào sử dụng trực tiếp giá trị toán hạng trong lệnh làm dữ liệu?
A. Direct Addressing
B. Register Addressing
C. Immediate Addressing
D. Indirect Addressing
11. Chế độ địa chỉ (Addressing Mode) nào sau đây thường được sử dụng để truy cập các phần tử trong một mảng?
A. Immediate Addressing
B. Register Addressing
C. Indexed Addressing
D. Direct Addressing
12. Độ trễ (latency) trong hệ thống bộ nhớ đo lường điều gì?
A. Tốc độ truyền dữ liệu.
B. Thời gian từ khi yêu cầu truy cập bộ nhớ được đưa ra đến khi dữ liệu sẵn sàng.
C. Số lượng bit có thể được lưu trữ.
D. Băng thông của bus bộ nhớ.
13. Khi thiết kế một hệ thống phân cấp bộ nhớ, mục tiêu chính là gì?
A. Sử dụng hoàn toàn bộ nhớ tốc độ cao.
B. Đạt được hiệu suất gần với bộ nhớ nhanh nhất với chi phí gần với bộ nhớ rẻ nhất.
C. Loại bỏ hoàn toàn nhu cầu về bộ nhớ thứ cấp.
D. Đảm bảo tất cả dữ liệu đều nằm trong bộ nhớ chính.
14. Nếu bộ nhớ cache sử dụng cơ chế ánh xạ trực tiếp (Direct Mapping), có bao nhiêu vị trí khả dĩ trong cache mà một khối dữ liệu từ bộ nhớ chính có thể được nạp vào?
A. Một vị trí duy nhất
B. Bất kỳ vị trí trống nào
C. Một tập hợp các vị trí (set)
D. Số lượng vị trí bằng kích thước khối
15. Kiến trúc tập lệnh (ISA) chủ yếu định nghĩa khía cạnh nào của máy tính?
A. Cách các thành phần phần cứng được kết nối vật lý
B. Tập hợp các lệnh mà bộ xử lý có thể thực thi và định dạng của chúng
C. Tốc độ xung nhịp tối đa của CPU
D. Kích thước và loại bộ nhớ RAM được hỗ trợ
16. Sự khác biệt cơ bản giữa CISC và RISC nằm ở đâu?
A. Cách quản lý bộ nhớ cache
B. Độ phức tạp và số lượng lệnh trong tập lệnh
C. Loại bộ nhớ chính được sử dụng
D. Cơ chế xử lý ngắt
17. Lợi ích chính của việc sử dụng bộ nhớ cache là gì?
A. Tăng dung lượng lưu trữ của hệ thống
B. Giảm chi phí sản xuất bộ nhớ
C. Giảm khoảng cách tốc độ giữa CPU và bộ nhớ chính
D. Cải thiện tính bền vững của dữ liệu
18. Cơ chế I∕O nào yêu cầu CPU liên tục kiểm tra trạng thái của thiết bị ngoại vi?
A. Interrupt-driven I∕O
B. Programmed I∕O
C. DMA (Direct Memory Access)
D. Memory-mapped I∕O
19. Bộ nhớ ảo (Virtual Memory) được sử dụng chủ yếu để giải quyết vấn đề gì?
A. Tăng tốc độ truy cập bộ nhớ
B. Cho phép chương trình sử dụng không gian địa chỉ lớn hơn bộ nhớ vật lý sẵn có
C. Giảm tiêu thụ năng lượng của bộ nhớ
D. Cải thiện tính bảo mật của dữ liệu trong bộ nhớ
20. Kiến trúc Von Neumann có đặc điểm nổi bật nào?
A. Tách biệt hoàn toàn bộ nhớ lưu trữ lệnh và dữ liệu.
B. Sử dụng nhiều bộ xử lý hoạt động song song.
C. Lưu trữ cả lệnh và dữ liệu trong cùng một không gian bộ nhớ.
D. Không sử dụng khái niệm bộ nhớ cache.
21. Độ chính xác của biểu diễn số dấu phẩy động (floating-point) phụ thuộc chủ yếu vào phần nào của biểu diễn?
A. Phần dấu (Sign)
B. Phần số mũ (Exponent)
C. Phần định trị (Mantissa∕Significand)
D. Cơ số (Base)
22. Trong hệ thống phân cấp bộ nhớ, loại bộ nhớ nào có tốc độ truy cập nhanh nhất?
A. Bộ nhớ chính (RAM)
B. Bộ nhớ cache (Cache Memory)
C. Đĩa cứng (Hard Disk Drive)
D. Thanh ghi CPU (CPU Registers)
23. Ưu điểm chính của hệ thống sử dụng DMA so với Programmed I∕O là gì?
A. Đơn giản hóa phần cứng thiết bị ngoại vi.
B. Giảm tải cho CPU trong các thao tác truyền dữ liệu lớn.
C. Đảm bảo thứ tự thực hiện các lệnh I∕O.
D. Giảm dung lượng bộ nhớ cần thiết.
24. Trong kiến trúc máy tính, `throughput′ (thông lượng) là một chỉ số hiệu suất đo lường điều gì?
A. Thời gian cần thiết để hoàn thành một tác vụ duy nhất
B. Số lượng tác vụ được hoàn thành trong một đơn vị thời gian
C. Tổng thời gian CPU hoạt động
D. Tốc độ xung nhịp của CPU
25. Thanh ghi nào trong CPU thường lưu trữ địa chỉ của lệnh tiếp theo sẽ được thực thi?
A. Instruction Register (IR)
B. Accumulator (AC)
C. Program Counter (PC)
D. Memory Address Register (MAR)
26. Hiện tượng nào xảy ra trong pipeline khi lệnh tiếp theo cần kết quả từ lệnh trước đó chưa hoàn thành?
A. Structural Hazard
B. Control Hazard
C. Data Hazard
D. Cache Miss
27. Đơn vị nào trong CPU chịu trách nhiệm điều phối hoạt động của tất cả các thành phần khác?
A. ALU
B. Registers
C. Control Unit (CU)
D. Cache Memory
28. Thành phần nào của CPU chịu trách nhiệm thực hiện các phép tính số học và logic?
A. Control Unit (CU)
B. Arithmetic Logic Unit (ALU)
C. Registers
D. Memory Management Unit (MMU)
29. Đặc điểm nào sau đây thường liên quan đến kiến trúc RISC (Reduced Instruction Set Computing)?
A. Tập lệnh phức tạp với nhiều chế độ địa chỉ
B. Lệnh có độ dài cố định, thực thi nhanh chóng
C. Thực hiện nhiều thao tác trong một lệnh duy nhất
D. Sử dụng microcode phức tạp
30. Pipelining trong kiến trúc CPU giúp cải thiện hiệu suất bằng cách nào?
A. Giảm tốc độ xung nhịp của CPU
B. Cho phép nhiều lệnh được thực thi đồng thời ở các giai đoạn khác nhau
C. Tăng kích thước bộ nhớ cache
D. Đơn giản hóa tập lệnh
